斑竹别乱说，full custom固然性能好，芯片面积小。但是它所耗费的人工远远大于是semi-custom，和使用standard cell的ASIC。如果某个公司设计每块asic不管产量真都是full custom到时候就真的都成了屎了。
standard cell 有啥好搞的，全都自动化了，数字芯片设计师只能变得越来越懒，技术一点点的退化。不花人工，何出大师？ 数字芯片走到高频率和模拟芯片设计基本无二，需要考虑的细节基本上都不是Standard Cell 能解决的，从学习角度上来讲，standard cell 没有学习价值，如果连最基本的逻辑门的手工布线都不会，光学逻辑有什么意思？一个数字芯片设计师，至少要具备手工解决五千门到一万门逻辑电路的能力，不然到最后只能是被淘汰，喝喝咖啡，等结果的事情，谁不会？既然是MIT，出来的就应该最优秀的人才，学个这样的皮毛，算啥。
实际上低于1G以下的ASIC，都没太多的技术含量，在不考虑相位，传输损耗和串扰的设计，是个人学过数电，培训半年足以。
[ 本帖最后由 eisenstange 于 2007-7-30 16:57 编辑 ] 原帖由 aileute 于 2007-7-30 16:29 发表 http://www.dolc.de/forum/images/common/back.gif
斑竹别乱说，full custom固然性能好，芯片面积小。但是它所耗费的人工远远大于是semi-custom，和使用standard cell的ASIC。如果某个公司设计每块asic不管产量真都是full custom到时候就真的都成了屎了。
$送花$ $送花$
页:
1
[2]