auftrag2006 发表于 2009-4-29 20:43

我在公司用Actel Libero,可惜是新手的原因, 我很少写代码。

因为我总觉得写代码不太直观,不能第一时间察觉kritisch pfad。我最爱干的事情就是直接用软件自带的bausteine搭积木。当然碰到某些mux的情况,还是得写代码。

ZIgar 发表于 2009-4-29 22:20

我下学期有aSIC设计,这门课,到时候来陪楼主happy

longholiday 发表于 2009-6-26 15:44

本帖最后由 longholiday 于 2009-6-26 16:59 编辑

我下学期有aSIC设计,这门课,到时候来陪楼主happy
ZIgar 发表于 2009-4-29 23:20 http://www.dolc.de/forum/images/common/back.gif

ASIC design 是针对 Standard Logic design而言的,基本包含基于PLD, Gate Array, Cell-based IC, Full-custom IC四类,大多数大学里的课程谈到ASIC还是指最后一类所谓全定制的IC设计,即利用Cadence或Synopsys的软件从电路图到Layout的整个设计流程。
而FPGA是属于PLD范畴的,常见的PLD还有SPLD和CPLD.当然FPGA现在用得最广,也是前景最被看好的技术,因为它把设计的灵活性、简易性和高性能的硬件特征结合得很好,配套的EDA软件支持也最丰富。
基于FPGA的设计通常指的是从设计输入,功能模拟,加用户限制,综合,布局布线,时序分析,生成Bitstream,下载到器件等整个设计过程。
算起来接触FPGA有些年头了,倒是没有编太多VHDL程序,最近的项目直接用System Generator设计逻辑,自动生成代码了。其实要用FPGA实现一般的算法和构造中型的系统并不是很难的事情,难的是实现的效率,这个不是三五天能提高的事情,要靠大量的经验积累。这也是我现在努力的方向。:-)
欢迎大家多多交流。
页: 1 2 [3]
查看完整版本: FPGA硬件设计不可避免的一刻