毕业的行吗?
Ohne Vorkenntnisse (Cadence, Simulationstool ...) wird es sehr anspruchvoll ein HF PLL innerhalb 6 Monate produktionsreif zu entwickeln. Wenn Vorkenntnisse vorhanden, dann duerfte es kein Problem sein.
Das ist ein gutes Thema fuer ME-DA, ding!
本帖最后由 马甲的甲马 于 2009-6-4 10:46 编辑
公司主业www.imms.de
适用频段是ism，例如我原来做的vco为1.8G，同事做的lna为1.55G
前面有同学问得很专业，但我不太明白你的verfahren是什么意思。
0.18technologie可以提供1.8v的驱动电压，由于cmos transistor工作的Vth的限制，2个串联的transistor以上的topology基本上不能考虑。但由于spezifikation(根据设计用途，对组建核心指标的综合性要求，例如vco的 tuning range，噪声，功耗等)的要求，对transistor的demensionieren和电路的optimieren就显得特别重要:如何克服design limit，如何做kompromis,这些都需要对基本核心电路有很深刻的理解，wie funktioniert alles，并有目的性和技巧性的使用仿真软件获得设计参数。稍候需要在核心电路的基础上添加其他功能的基本电路（如start up, stomspiegel, buffer）。在整个hf-block满足spezifikation后，进入物理实现也就是layout阶段，一个好的电路图，如果很糟糕的被layout出来，也是无法工作的，所以layout也是另外一种设计，更多的要考虑parasitaere Kapazitaet和matching的问题。layout以后就是postsimulation，再次确认组建是否工作，是否满足spezifikation。最后进入生产和charakerisierung阶段。
英语德语中文都可以，当然中文补充只有我是Beteuerin的时候才可以，每个组建理论有上有一个beteuer，提供引导建议和问题解答。但学生自己要尽可能多的电路知识，最起码要对题目很感兴趣且能勤奋和独立的工作。这些题目我个人都非常感兴趣，我原来也是做论文过来的，明白机会对留学生的重要性，所以才发到这里来。
Gutes Thema, kann man einiges dabei lernen, aber anspruchsvoll fuer 6 Monate,ding!
本帖最后由 马甲的甲马 于 2009-6-4 11:56 编辑
楼上的也是同行吗？
6个月的确很紧张，容不得一点松懈，学生和beteuer都是。
理论上一个pll的设计周期是1.5-2pj(person*Jahr)
给我写短信的同学很多我还没有来得及一一回复，大家可以看看公司信息，查查题目内容相关信息，我晚上争取回复一些。
楼上的也是同行吗？
6个月的确很紧张，容不得一点松懈，学生和beteuer都是。
理论上一个pll的设计周期是1.5-2pj(person*Jahr)
给我写短信的同学很多我还没有来得及一一回复，大家可以看看公司信息，查查题目内容 ...
马甲的甲马 发表于 2009-6-4 11:54 http://www.dolc.de/forum/images/common/back.gif
Ich glaube ohne Layout waere machbar.
Wenn der PLL in einem System eingesetzt werden soll, dann muss das Layout so oder so vom erfahrenen Ingenieur gemacht werden, besonders fuer die paraistics-sensitive HF-Systeme, unoptimiertes Layout fuehrt oft zu fatalen Folgen.
个人感觉，大家想清楚了，如果没有Candence 和 电路bauelement的基本知识的话，六个月这个DA很可能做不出什么来的。 Cadence 能做到比较理解其基本功能而且比较熟练应用的话，就需要非常勤奋的几个月的时间，更何况如果对于模拟器件更没有已经比较深刻的理解的话，你可要小心你的DA分数，更关于layout，基本的数字部分感觉还可以比较快的入手，但是analog的部分，不太可能，何况是到了几个GHz。寄生干扰的一塌糊涂，要知道，很多博士一辈子画layout。这个东西画可以， 画好了不容易，要画好了，需要半导体物理知识。
而且要提醒没有在这个行业干过而想进入这个行业的同学。这个行业在德国可不是很容易找工作的。在全球都受经济危机影响很大的。现在对于新手几乎没有机会。在德国，自动化，强电才是王道。
这个行业就是烧钱的。
普通模拟片子要测3个版本才能定型。射频的就更不用说了5次很常见。每次都是million级别的烧钱，所以需要经验。
不过0.18um cmos做3ghz以下的东西还可以。
没有打么夸张，是按工艺和尺寸来分，一般的测试做10个片子，几千到几万欧元。
那是小的研究所性质的公司才能有那个价格吧。
商业的大的foundry很贵的。