寻求学电子的学长的帮助

night18

有谁知道 pflichtheft该怎么写啊, 从没有见过,不知道该从何下手
还有一些关于geräte- und systementwurf 的问题要请教大大家.
先谢谢了~

一颗松树

你有什么问题？？问吧

night18

dingxc

night18

to: 一棵松树
问题是关于rechnergestützte Entwurf
Welcher Unterschiede gibt rechnergestützt Entwurf einer analogen intergrierten Schaltung im Vergleich zum digitalen Schaltungs Entwurf.
Ist eine Verhaltensbeschreibung auf Schaltkreisebene mit der standardisierten Hardwarebeschreibungssprache VHDL möglich? Kann der Schaltplan mit VHDL-Strukturbeschreibung dokumentiert werden?

Danke!

一颗松树

原帖由 night18 于 2005-8-14 13:49 发表
to: 一棵松树
问题是关于rechnergestützte Entwurf
Welcher Unterschiede gibt rechnergestützt Entwurf einer analogen intergrierten Schaltung im Vergleich zum digitalen Schaltungs Entwurf.
Ist eine ...

我简单的回答一下，欢迎其他朋友补充和修正。
第一个问题，
首先编译过程不同，数字电路的编译从拿到参数起，在Algorithmensebene进行功能编辑，表达方式如通过booleschegleichung:C = A*B,然后在RTLEbene 加入时序的考虑，即引入Clock信号，从而电路分为Combinatorische Schaltungen 和 konfiquenzeSchaltungen,其中程序的设计编译平台可以用VHDL或Verilog等；而模拟电路呢，从拿到参数开始，一般经验上会从Schaltungsebene开始，通过参数，netzlist，得出一个differenzgleichung,即一个微分方程，通过对此方程的模拟分析（直流，交流，暂态），得出所编译模拟电路是否符合参数要求，其中程序设计编译和分析平台，Pspice，Matlab等。
其次，两者的Simulation和Verifikation，乃至最后的fertigungstest的方法和过程也不一样，数字电路比如可以通过Formal Verifikation来检查所编源代码是否正确，进行模拟，而模拟电路则是通过先前提到的AC，DC，Transient。
第三，优化过程不同，数字电路可以通过logikoptimierung,retiming,Mapping等等方法，做到时间，材料的优化，而模拟电路则只能是根据所编译电路的特性来优化，比如差分放大电路，负载电阻一般用Aktive widerstand，还有电路中加入Stromspielung等等。
反正你第一个问题问的太泛泛，要说可以说很多很多，我懒得打字了，就说几点，欢迎其他人补充。

一颗松树

原帖由 night18 于 2005-8-14 13:49 发表
to: 一棵松树
问题是关于rechnergestützte Entwurf
Welcher Unterschiede gibt rechnergestützt Entwurf einer analogen intergrierten Schaltung im Vergleich zum digitalen Schaltungs Entwurf.
Ist eine ...

关于你第二个问题：
我认为答案是Nein
因为VHDL描述的范围只能是从System-bis zur Gatterebene 且从功能到图形描述。而在Schaltungsebene上，电路的描述扩展到其中器件含Schaltern和Kapazitaeten，所用原件也就是简化了的晶体管（理想的Schalter）和Knoten（电容元件），这就是原因，其中所需观察值由逻辑值和信号强度组成，这两者一般来说有个有限的值域，VHDL很难对此进行描述。所以在Schaltungsebene上，一般用Pspice等工具描述。

最后告诉大家标准答案出处：图书馆。大家没事去看看，嘿嘿！~$辛苦$

night18

谢谢一棵松树,既然你说第一题还有很多不同,能不能麻烦你把其他方面得也说一下么,因为想知道得更详细些.还有第二题,为什么在schaltungsebene 上不能用Strukturbeschreibung 呢.

一颗松树

原帖由 night18 于 2005-8-15 00:27 发表
谢谢一棵松树,既然你说第一题还有很多不同,能不能麻烦你把其他方面得也说一下么,因为想知道得更详细些.还有第二题,为什么在schaltungsebene 上不能用Strukturbeschreibung 呢.

关于第一题，对不起，我只能建议你去图书馆借本EDA的书，这样你能了解的更全面些，因为你这个问题太泛泛了。
关于第二个问题，其实如果你使用过VHDL就知道，在完成编译之后，进行Sythese，最后可以得出一个Netzlist，然后拿这个Netzlist在gatterebene上可以再次进行模拟和综合，请注意你的问题中提到的是VHDL-Strukturbeschreibung,所以问题不是在Schaltungsebene上不能Strukurbeschreibung(这句话本身就错，因为在Y轴理论描述上，Strukturbeschreibung一直到是可以得)，而是因为VHDL不适用于在Schaltungsebene上进行此工作，因为我前面说了在这个层面上的描述扩张含有理想晶体管和电容，简单的说，在这个层面上的结构描述是要表述很详细的由元件构成的图形，比如一个非门的描述，则是通过2个CMOS组成（CMOS工艺），等等这些细致的描述是VHDL不能够完成的。如图

一颗松树

该死，不能给图，害的我自己浪费时间画了一个，原来不能贴上去。可恶！$失败$

pirol

原帖由 一颗松树 于 2005-8-15 01:12 发表
该死，不能给图，害的我自己浪费时间画了一个，原来不能贴上去。可恶！$失败$

MSN或者QQ啊