原帖由 night18 于 2005-8-22 22:45 发表
不好意思,还是得问个问题,因为去图书馆去查,没有找到你说得那本书.
wie heißt ein verbreitetes Werkzeug von Schaltungsverifikation mit SImulation?
Welche Aussage liefert eine Empfindlichkeitsana ...
你的第一个问题我是这么理解的：“带有Simulation的一种流行的电路检测工具叫什么？”
我觉得这个问题答案不唯一，如果真如我所理解的话，因为电路检测工具多了去了，让我想想要真是流行的，我常用的工具那就是Modelsim了。对于这个工具的用法，还是那句话，借本书看看。
第二个问题：说实话，我没看懂，呵呵，因为我不知道问题里面的Analyse是针对什么的Analyse，既然我都不知道它针对什么，我就没办法回答。
第三个问题：这个问题的答案又可以说比较泛泛了，因为Optimierung是个大课题，简单的说它可以分为两块：Zeitoptimierung和ResourceOptimierung，时间就是信号电路中运行的时间，这里面牵涉到对Kritische Pfad的理解。Rescource一般指得就是芯片面积或者说是电路中所用元件的多少。这个问题我就简单提一点，你可以针对这两种优化进行回答，在Y轴理论中，在每个层面上都能进行优化，具体的方法，和内容我相信你能自己想到的，很多参考书上都有说。
顺便问一下，你在哪座城市？学什么专业方向的？Mikro？第几学期？
$支持$$辛苦$
那第一个问题,有没有auf System- und Schaltkreisebene erfolgt mit analoger Schaltkreissimulation xSPICE?
第二个问题我所说得empfindlichkeitsanalyse 是在rechnergestützter Entwurf einer analogen integrierten Schltung(Application Specific IC-ASIC)得前提下得
我是学Wirtschaftsingenieurwesen Elektro- und Informationstechnike 的,第6学期. 因为老师讲的很泛泛,实际上相当于没有讲过,完全是在自学,呵呵.
在Systemkreisebene不能用xspice，但是从Gatterebens到elektrischebene都是可以用Spice的，换句话说在Schaltkreiseebene是可以用Spice。
关于第二个问题，我记得我前面的帖子里面好像说过，针对模拟电路编译的分析一般是有三种方法，直流，交流，暂态分析，比如确定静态工作点，Uebertragungsfunktionen,以及时域分析等，模拟电路我们通常也可分为线性和非线性电路来考虑，这里就会通过列出针对电路的方程来进行numerisch 的分析，其中的方法比如通过Newton-Raphson，Gauss，Eulerverfahren等。这里我简单点一下，剩下的具体方法我觉得你还是自己查资料，这样收获会更多。
原来你是学那个的，$支持$一下，不容易呀，建议在学习上找个Partner这样帮助很大，我过去就有2个Partner，大家互相帮助，学习既轻松又开心，教授讲课我觉得还是听听，我觉得，听过和没听过感觉不同，就算没听懂，也混个脸熟（我指课本知识）:D，$鼓励$
呵呵,不是我不去听课,也不是我听不懂,而是教授在这门课上什么都没有讲,讲义有100页,可是教授提到的只有20页,也就是说根本没有按照计划结课,而且是相差甚多
to : 一棵松树 又遇到问题了,要麻烦你了 wie kann bauelementeverhalten verifiziert werden
对了,如果方便的话你可以直接用德语回答我,因为国内从没接触过,好多专业名词我都对不上号
谢谢了
肚子饿，等会去做饭，吃饱了再说，顺便说一下，你不要老是To我呀，你这样我压力好大哦，说不定还有人能帮上忙，说的比我还好呢，是吧。:D
[ 本帖最后由 一颗松树 于 2005-8-27 21:22 编辑 ]
你说用德文是吗？
An Bauelementenverhalten verifiziert man durch DRC(Design Rule Check) und ERC(Electrical Rule Check),Jeder Chiphersteller liefert zu seiner Technologie Entwurfsregeln(Design Rule).Das ist eine Tabelle mit Layerkombinationen und den dazugehoerigen Massen.z.B Für eine CMOS-Technologie enthaelt diese Tabelle etwa 100 Regeln,in denen Mindestabstaende und Mindestbreien der einzelnen Layer und Layerkombinationen festgelegt sind.Der eigentliche DRC wird mit einem Checkprogramm durchgefuehrt,das meist direkt an einem Layout-Ediror angebunden ist.
Der ERC ermoeglicht das schnelle Auffinden elementarer elektrischer Fehler,wie Kurzschluesse und Unterbrechungen.Allerdings sind die Ergebnise des ERC manchmal schwierig zu interpretieren.Grundlage fuer den ERC-Check sind die Knotennamen(Label),die meist auf Metall-Leiterbahnen im Layout geschrieben werden.
不是老是to你啊,而是觉得你什么都会的啊...呵呵.
对了,上次问过你的一道关子vhdl能不能用到schaltkreisebene的题,好像有的书上说可以,是不是最新的用法啊
还有几个基础的题要问你.
1.Was bedeutet statistische Simulation?Wie kann die Fertigungsausbeute simuliert werden?welche Bauelementerparameter werden hierzu benötigt. was ist mit Entwurfszentrierung gemeint
2.Welche parasitären Effekte können aus dem Layout extrahiert werden? wie werden sie modelliert
3. Was versteht man unter LVS und DRC? Wann werden diese Verfahren benötigt
[ 本帖最后由 night18 于 2005-8-28 23:04 编辑 ]
我哪有什么都懂哦？你太过分啦，最近我没考试，放假休息，你抓我来做题，过分，如果你在Hannover的话，我一定要你请我吃饭，如果你是北方人的话，我一定要你请我吃饺子。不过还是$支持$学习的人，大家一起交流交流。